Skip to content
EntityQ52637· pop 31· linked from 233 articles

Also known as phase lock loop

control system generating an output signal whose phase is fixed relative to the phase of the input signal, keeping input and output frequencies the same

Wikidata facts

Subclass of
control system
Image
Auerswald COMander Basic - Mainboard - On Semiconductor HC4046A-3027.jpg
Show 2 more facts
Commons category
Phase-locked loops
product or material produced
signal
Sources (2)

via Wikidata · CC0

Article · 中文

鎖相迴路(PLL: Phase-locked loops)是利用反馈(Feedback)控制原理实现的频率及相位的控制系統,其作用是将电路输出的信號与其外部的参考信號保持同步,当参考信號的频率或相位发生改变时,鎖相迴路会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到两者重新同步,这种同步又称为“鎖相”(Phase-locked)。 鎖相迴路有許多種,最簡單的鎖相迴路會包括以及鉴相器,形成反馈迴路。振盪器產生訊號,鉴相器比較輸出訊號和輸入週期訊號之間的相位,調整振盪器輸出,設法和輸入週期訊號同步。 若讓輸出訊號和輸入訊號之間的相位一致,則兩者的頻率也會一致。因此,鎖相迴路除了讓相位一致之外,也可以追蹤輸入訊號的頻率,或是產生頻率是輸入訊號整數倍的信號。此特性可以用在電腦時脈的同步、及。 鎖相迴路常用在无线电、电信、电子计算机及其他電子設備中。鎖相迴路也可以用來解調變訊號、從高雜訊的通訊頻道中恢復原始信號、產生頻率為輸入信號頻率整數倍的頻率(頻率合成)、或在數位電路(例如微处理器)中產生準確的時鐘脈衝。因為單一的集成电路即可提供完整的鎖相迴路機能,此技術已普遍使用在現在的電子設備中,輸出頻率從1Hz以下,到數GHz。

Abstract from DBpedia / Wikipedia · CC BY-SA