时钟门控
Sign in to savetechnique used in synchronous circuits for reducing dynamic power dissipation, by adding more logic to a circuit to prune the clock tree (disabling portions of the circuitry so that the flip-flops in them do not have to switch states)
Wikidata facts
- Instance of
- electronic circuit
- Image
- Gated clk1.png
Show 1 more fact
- Commons category
- Clock gating
Sources (2)
via Wikidata · CC0
Article · 中文
时钟门控（英語：Clock gating）是一种在同步时序逻辑电路的一种定時器訊號技术，可以降低芯片功耗。时钟门控通过在电路中增加额外的逻辑单元、优化时钟树结构来节省电能。 可以通过以下几种方式在设计中添加时钟门控逻辑： 1. * 通过寄存器传输级编程中的条件选择来实现使能信号，从而在逻辑综合过程自动被翻译为时钟门控； 2. * 通过实例化特殊的时钟门控单元，来把时钟门控插入到设计中去； 3. * 使用专门的时钟门控工具添加。
Abstract from DBpedia / Wikipedia · CC BY-SA