Procédé planar

Le procédé planar est un procédé de fabrication utilisé dans l'industrie des semi-conducteurs pour fabriquer les parties élémentaires d'un transistor et connecter ensemble les transistors ainsi obtenus. C'est le processus principal de fabrication des puces de circuits intégrés en silicium. Il utilise les méthodes de passivation de surface et d'oxydation thermique. Le procédé planar a été développé chez Fairchild Semiconductor en 1959 par Jean Hoerni, qui a adopté les méthodes de passivation de surface et d'oxydation thermique initialement développées par Mohamed M. Atalla aux Laboratoires Bell en 1957. Puis en 1959, le procédé planar de Hoerni fut à son tour la base de l'invention par Robert Noyce de la première puce de circuit intégré monolithique de Fairchild.