File:KL_Sun_UltraSparc.jpg · Wikimedia Commons · See Wikimedia Commons
RISC
Sign in to saveAlso known as reduced instruction set computer
processor executing one instruction in minimal clock cycles
Wikidata facts
- Subclass of
- instruction set architecture
- Image
- KL Sun UltraSparc.jpg
Show 8 more facts
- opposite of
- complex instruction set computer
- start time
- 1960-01-01
- ACM Classification Code (2012)
- 10010523
- derivative work
- ARM architecture
- topic has template
- Template:RISC-based processor architectures
- different from
- RISC complex
- Commons category
- Reduced Instruction Set Computers
- short name
- RISC
via Wikidata · CC0
Article · 日本語
RISC（Reduced Instruction Set Computer、りすく）は、コンピュータのプロセッサの命令セットアーキテクチャ (ISA) の設計の方向性として、命令セットの複雑さを減らすことすなわち、命令の総数や種類を減らし、それぞれの命令が行う処理を単純なものにし、命令フォーマットの種類を減らし、オペランドのアドレッシングを単純化する、などといった方向性により「命令セットを縮小して」設計されたコンピュータ（プロセッサ）である。この方向性が新しいものとして提案された際、従来のその逆の方向性を指すレトロニムとしてCISCという語が同時に提案された。
Abstract from DBpedia / Wikipedia · CC BY-SA